1. 网站首页
  2. 社区
  3. 论坛
  4. 博客

基于Vivado将verilog代码封装成IP的步骤

资料大小: 0.1 MB 所需积分: 0 下载次数: 用户评论: 0条评论,查看 上传日期: 2017-09-15 上 传 者: 杨鑫他上传的所有资料

资料介绍

标签:Vivado(62)Verilog(380)IP(255)
  Xilinx的Vivado采用原理图的设计方式,比较直观适合大型项目,我们自己的code都需要封装成user IP。这里主要介绍怎么把多个关联管脚合并成类似bus的大端口。 基于Vivado将verilog代码封装成IP的步骤

用户评论

查看全部 条评论
发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料

88lifa利发国际娱乐

百度360搜索搜狗搜索